時鐘抖動衰減器支持JESD204B串行接口

模擬設(shè)備引入了一種高性能時鐘抖動衰減器旨在支持JESD204B串行接口標(biāo)準(zhǔn)連接高速數(shù)據(jù)轉(zhuǎn)換器和現(xiàn)場可編程門陣列(fpga)操作在基站的設(shè)計。

JESD204B接口開發(fā)是專門為了解決高數(shù)據(jù)率系統(tǒng)設(shè)計需求,和3.2 - ghz HMC7044時鐘抖動衰減器包含功能,支持和加強的獨特功能,接口標(biāo)準(zhǔn)。

HMC7044交付50-fs抖動性能,提高了信噪比和動態(tài)范圍的高速數(shù)據(jù)轉(zhuǎn)換器,和設(shè)備包括14個低噪聲和可配置的輸出,與許多不同的組件接口上提供了很大的靈活性。HMC7044還提供廣泛的時鐘管理和分布特征,使設(shè)計師的基站建立一個完整的時鐘設(shè)計與單一設(shè)備。

在基站的應(yīng)用程序有許多連環(huán)JESD204B數(shù)據(jù)轉(zhuǎn)換器渠道,需要他們的數(shù)據(jù)幀與FPGA。HMC7044時鐘抖動衰減器簡化JESD204B系統(tǒng)設(shè)計通過生成源同步可調(diào)樣品和幀同步(SYSREF)數(shù)據(jù)轉(zhuǎn)換器系統(tǒng)時鐘。

設(shè)備特性兩個鎖相環(huán)(pll)和重疊,芯片上,壓控振蕩器(配裝。第一個鎖相環(huán)鎖低噪聲、本地時鐘壓控振蕩器(VCXO)相對嘈雜的參考,而第二個鎖相環(huán)繁殖VCO的VCXO信號頻率添加了很少的噪音。蜂窩基礎(chǔ)設(shè)施JESD204B時鐘生成、無線基礎(chǔ)設(shè)施、數(shù)據(jù)轉(zhuǎn)換器時鐘,微波基帶卡和其他高速通訊應(yīng)用程序,HMC7044的體系結(jié)構(gòu)提供了優(yōu)秀的性能和低相位噪聲頻率代和集成的抖動。

HMC7044時鐘抖動衰減器關(guān)鍵特性

電平JESD204B支持

超低均方根抖動:50 fs(12千赫至20 MHz,典型的)

噪聲地板:-162 dBc /赫茲在245.76 MHz

低相位噪聲:< -142 dBc /赫茲在800千赫至983.04兆赫頻率輸出

14從PLL2設(shè)備差設(shè)備時鐘

外部輸入最多支持5 GHz VCO

車載優(yōu)秀PSRR監(jiān)管機構(gòu)

AC電源插座http://www.koudejun.com