單芯片無線基站時鐘集成電路

蜂窩系統(tǒng)正在經(jīng)歷爆炸式增長的交通。在思科最近的一份報告指出,該公司預計2014年和2019年之間的交通十倍增長。為了滿足這種需求更多的細胞需要部署,其中許多的小細胞。

因此,許多小細胞發(fā)展需要發(fā)生在非常短的時間尺度�；颈旧硇枰谝粋�小空間,因此他們需要有一個非常低功耗減少電力和冷卻要求。所有這一切需要除了航母級的性能水平。

為了滿足這種需求,硅實驗室也引入了一個高度集成的無線基礎設施應用包括時鐘集成電路小細胞和宏觀細胞基站。時間是移動網(wǎng)絡的一個關鍵問題,尤其是對LTE。

硅實驗室的新Si5380時鐘發(fā)生器是該行業(yè)的第一時鐘集成電路能夠取代低相位噪聲整數(shù)時鐘,壓控晶體振蕩器,VCXO,離散循環(huán)過濾器和電壓調(diào)節(jié)器組件與一個單片機裝置。

Si5380時鐘提供可比的相位噪聲性能離散的傳統(tǒng)解決方案,同時提供突破性的解決方案的發(fā)展足跡,材料清單(BOM)成本、功耗、性能和易用性。

Si5380時鐘利用硅實驗室的最新第四代DSPLL技術為下一代提供專門的解決方案優(yōu)化小細胞和宏觀細胞遠程無線頭(RRH)設計。DSPLL技術的創(chuàng)新dual-loop混合信號體系結(jié)構(gòu)集成了一個高性能的15個GHz模擬在數(shù)字鎖相環(huán)路壓控振蕩器(鎖相環(huán))體系結(jié)構(gòu),不需要離散循環(huán)過濾器和low-drop-out(LDO)監(jiān)管機構(gòu)。由此產(chǎn)生的時鐘解決方案提供了一個最佳組合合成超低時鐘相位噪聲的最佳集成鎖相環(huán)。

Si5380時鐘芯片提供了一個非常小的印刷電路板,電路板占用和消耗很低的權力。功耗小時機組件是特別重要的今天的小細胞,權力有限的預算和經(jīng)常使用權力以太網(wǎng)供電,愛倫·坡技術。鑒于DSPLL集成鎖相環(huán)和電源管理芯片上的元素,Si5380設備提供高級別的噪聲免疫力,集成的電源噪聲抑制和一致的、可重復的相位噪聲性能在溫度。

雖然VCXO-based時鐘解決方案通�；加型嘶碾s散性能受到振動時,Si5380設備的集成DSPLL技術提供優(yōu)秀的雜散響應不管系統(tǒng)環(huán)境。此外,Si5380時鐘保證低相位噪聲操作鎖定高輸入時鐘抖動時,確保數(shù)據(jù)轉(zhuǎn)換器性能不退化的外部影響。Si5380生成4 g LTE / 1.47456 GHz的頻率,并提供多達12個獨立配置時鐘,可用于時鐘JESD204B-compliant數(shù)據(jù)轉(zhuǎn)換器,fpga和其他邏輯設備。

“Si5380時鐘是行業(yè)最集成的時機方案用于宏觀和小細胞基站需要PCB足跡緊湊,低功耗,和健壯,運營商級相位噪聲性能在各種環(huán)境條件,”James Wilson說,硅實驗室的計時產(chǎn)品的營銷總監(jiān)。“硅實驗室的高度集成的組合DSPLL-based時鐘結(jié)構(gòu)和易于使用的ClockBuilder Pro軟件大大簡化了時鐘的挑戰(zhàn)合成和抖動衰減對于今天的異構(gòu)無線網(wǎng)絡。”

簡化與ClockBuilder Pro時鐘樹簡化無線基站時鐘樹設計,實驗室的硅ClockBuilder Pro軟件可用。這使得設計師能夠產(chǎn)生可編程Si5380時鐘配置在不到五分鐘,減少軟件開發(fā)的開銷。

而不是等待幾個月定制時鐘設備,設計師只是上傳自定義配置通過ClockBuilder Pro硅實驗室。工廠預先Si5380時鐘樣品船在兩周內(nèi),加速整個產(chǎn)品開發(fā)過程與行業(yè)的定制樣品交貨期最短。

蹺板開關http://www.koudejun.com