簡化數(shù)據(jù)中心作為PCIe緩沖時間

硅實驗室也引入了一個新的家庭的PCI Express(作為PCIe)Gen1/2/3分列緩沖區(qū)為數(shù)據(jù)中心設計的應用程序包括服務器、存儲和開關。

專為當今領先的x86主板和服務器系統(tǒng),新的Si5310x / 11 x / 019作為PCIe緩沖家庭擴大硅實驗室的增長作為PCIe時機投資組合與業(yè)界最功耗小扇出緩沖區(qū)。

提供了一個廣泛的選擇輸出計數(shù)選項,新作為PCIe緩沖區(qū)限定用于基于x86服務器/存儲主板設計的98%。

多年來,數(shù)據(jù)中心設備制造商供應商作為PCIe Gen3基地有限緩沖區(qū)批準的x86處理器和芯片組供應商。

這些作為PCIe緩沖區(qū)傳統(tǒng)基于耗電恒流輸出技術,從而增加材料清單(BOM)計數(shù)要求四個外部終止每輸出電阻,以及一個引用電阻器。

能耗和冷卻成本已經成為數(shù)據(jù)中心設計的關鍵問題,開發(fā)人員越來越多地尋求組件,提供最大的能源效率,同時遵守嚴格的x86董事會規(guī)范。

硅實驗室的Si5310x / 11 x / 019家庭提供功率較低的設備制造商,作為PCIe緩沖產品合格的符合標準的x86處理器和芯片組供應商和組織支持的一個杰出的技術支持。

超過90%的現(xiàn)有的主板設計基于恒流輸出技術的使用作為PCIe緩沖區(qū)。為了解決這個現(xiàn)有的市場需求,硅實驗室的新Si53019作為PCIe恒流緩沖區(qū)提供完全限定dropin兼容的解決方案與低30%功率比傳統(tǒng)解決方案。

進一步減少權力、硅實驗室的Si5310x和Si5311x設備使用一個創(chuàng)新的推挽式輸出架構提供業(yè)界最低的電力作為PCIe緩沖區(qū)的家庭。

這些設備消耗的能量比恒流緩沖區(qū),同時減少少60%所需數(shù)量的外部電阻/輸出,大大減少外部組件數(shù)量和簡化印刷電路板(PCB)設計。

例如,通過使用實驗室的硅19-output Si53119推挽式緩沖代替?zhèn)鹘y(tǒng)的恒流裝置,開發(fā)人員可以節(jié)省將近1瓦特的電力和消除39外部組件。

Si5310x和Si5311x推挽式輸出設備系統(tǒng)設計也作為PCIe時機最佳解決方案使用新的基于arm的soc針對超大型主機事業(yè)服務器和存儲市場。類似于基于x86的設計,基于arm的SoC平臺服務器和存儲市場作為PCIe作為主要使用系統(tǒng)數(shù)據(jù)總線和互連。

與系統(tǒng)級功率效率作為一個超大型主機事業(yè)架構的主要好處,新的Si5310x Si5311x推挽式輸出設備是適合所有服務器和存儲平臺的設計,無論CPU體系結構。

除了功耗問題,數(shù)據(jù)中心設備制造商面臨的挑戰(zhàn)保持信號完整性開車時時鐘板之間電纜60英寸的長度。

作為PCIe時鐘的上升和下降時間降解并減緩在如此長的距離,從而減少抖動性能和增加系統(tǒng)丟包失敗。

作為PCIe Gen3緩沖區(qū)設計驅動長時鐘信號作為PCIe上升和下降時間痕跡的同時保持符合標準規(guī)范,防止過度抖動和丟包。

作為PCIe緩沖家庭包括6、8、12、15和19-output設備以及恒流和推拉緩沖區(qū),使開發(fā)人員能夠為每個應用程序定制最佳的解決方案。

設備銷作為PCIe緩沖功能兼容替代傳統(tǒng),提高功率效率,為開發(fā)人員提供更好的替代方案,信號完整性和抖動性能。

“移動互聯(lián)網流量和云計算推動需要更快,更高的性能數(shù)據(jù)中心設備需要高精度的時間作為PCIe標準和領先的解決方案支持x86規(guī)范,”James Wilson說,硅實驗室的計時產品的營銷總監(jiān)。作為PCIe時機“我們擴大我們的投資組合,包括完全作為PCIe Gen3 x86-qualified分列緩沖,減少權力,數(shù)據(jù)中心設備的成本和復雜性。硅作為PCIe產品補充我們的新實驗室的任何頻率時鐘生成器通過提供一個單片機時鐘樹解決任何服務器,交換機或存儲設計。”